



Universidad
de Huelva

Fundamentos de Computadores

1º Curso del Grado en Ingeniería Informática

Práctica 3

Realización de funciones lógicas con decodificadores y multiplexores

Curso 2024/2025

Objetivos

- Comprensión del modo de funcionamiento de varios bloques funcionales MSI combinacionales.
- Asociación de decodificadores.
- Realización de funciones lógicas mediante decodificadores y puertas.
- Realización de funciones lógicas mediante multiplexores.
- Visualización de números mediante displays de siete segmentos.

Material disponible

- PC con el paquete de software Digital Works 3.0.5.0 instalado.
- Entrenador de prácticas GPT 783 71 de Sidac.
- Puertas NAND de 4 entradas (C.I. 7420).
- Puertas NAND de 8 entradas (C.I. 7430).
- Decodificadores de 3 a 8 líneas (C.I. 74138).
- Multiplexores de 8 canales (C.I. 74151).

Especificaciones

Un sistema digital recibe a su entrada una combinación de cuatro bits $E_3E_2E_1E_0$ codificada en binario natural.

El funcionamiento del circuito debe ser el siguiente:

- Si el valor decimal correspondiente a la combinación de entrada es un número primo (sólo divisible por sí mismo y por 1) se visualizará dicho valor mediante los dos displays de siete segmentos que incorpora el entrenador de prácticas.
- En caso contrario, en los displays del entrenador se mostrará el valor **00**.

La parte del circuito que controla el display correspondiente a las **unidades** debe realizarse mediante decodificadores y puertas lógicas.

La parte del circuito que controla el display correspondiente a las **decenas** debe realizarse mediante multiplexores.

Proceso operativo

1. Representar la tabla de verdad correspondiente al circuito, en la cual, las variables de salida deben expresar los valores decimales a visualizar en los displays codificados en BCD natural.
2. Extraer de la tabla de verdad las expresiones canónicas disyuntivas numéricas de las diferentes funciones de salida.
3. Obtener el diagrama lógico de las funciones que controlan el display de las unidades mediante el empleo de decodificadores y puertas lógicas.
4. Obtener el diagrama lógico de las funciones que controlan el display de las decenas mediante el empleo de multiplexores.
5. Dibujar en Digital Works el **diagrama lógico** del circuito completo y simularlo para comprobar su correcto funcionamiento.

6. Dibujar en Digital Works el **diagrama hardware** correspondiente al diagrama lógico del apartado 5 y simularlo para comprobar su correcto funcionamiento.
7. **Implementar en el laboratorio** el circuito correspondiente al diagrama hardware del apartado 6 y verificar su correcto funcionamiento.

Notas:

- Antes de acudir al laboratorio, el alumno debe haber realizado como trabajo previo todos los apartados del proceso operativo, excepto el 7.
- El diagrama lógico y el diagrama hardware correspondientes a los apartados 5 y 6 se realizarán dentro un mismo esquema de Digital Works, es decir, **en un único fichero**.
- Para introducir las variables de entrada, tanto en el diagrama lógico como en el diagrama hardware, se utilizarán las entradas de generación de secuencias (**Sequence Generator** $\Rightarrow$ ) y se configurarán éstas adecuadamente para realizar un recorrido por la tabla de verdad de forma ordenada desde la primera combinación hasta la última.
- Al acudir al laboratorio, el alumno debe aportar toda la documentación correspondiente a los cálculos realizados como trabajo previo.
- Las simulaciones en Digital Works correspondientes a los apartados 5 y 6 deben mostrarse al profesor al comienzo de la clase de laboratorio para que las compruebe.
- Finalmente, una vez verificado por el profesor el correcto comportamiento tanto de las simulaciones como de la implementación, se subirá a la plataforma moodle de la asignatura el fichero de Digital Works con las simulaciones. Este fichero deberá subirlo **sólo uno de los componentes del puesto de trabajo**, no ambos.